FPGA implementation of Finite Interval CMA

0411312 - ÚTIA 2010 RIV BE eng C - Konferenční příspěvek (zahraniční konf.)
Heřmánek, Antonín - Schier, Jan
FPGA implementation of Finite Interval CMA.
[FPGA implementace FI-CMA algoritmu.]
Antverpy: IEEE, 2005. In: Proceedings of the first annual IEEE BENELUX/DSP Valley Signal Processing Symposium. SPS-DARTS 2005. Antverpy: IEEE, 2005, s. 97-100. ISBN 0-7803-9333-3.
[SPS-DARTS 2005 Signal Processing Symposium /1./. Antverpy (BE), 19.04.2005-20.04.2005]
Grant CEP: GA AV ČR 1ET300750402
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: CMA algorithm * FPGA * data matrix
Kód oboru RIV: JA - Elektronika a optoelektronika, elektrotechnika

An FPGA implementation of the FI-CMA algorithm using the Virtex-E and Virtex-II devices is presented. The algorithm consists of two parts: one, performing batch-QR decomposition of the data matrix, and second, used for an iterative equalizer optimization, using the columns of the Q-matrix as input. The resource reuse and minimization of the total latency have been emphasized. Logarithmic arithmetic library has been used for floating point calculations, required in algorithm.

V článku je prezentována FPGA implementace FI-CMA algoritmu s použitím obvodů Virtex-E a Virtex-II. Algoritmus se skládá ze dvou částí: v první se provádí QR rozklad datové matice, v druhé iterativní optimalizace ekvalizátoru, s použitím sloupců matice Q coby vstupu. Návrh je optimalizován s ohledem na vícenásobné využití prostředků a minimalizaci celkové latence. Operace v plovoucí řádové čárce, používané ve výpočtech, byly implementovány s použitím logaritmické aritmetické knihovny.
Trvalý link: http://hdl.handle.net/11104/0131395