Dynamic reconfiguration in FPGA-based SoC designs. Abstract

0411299 - UTIA-B 20050027 US eng A - Abstrakt
Bartosinski, Roman - Daněk, Martin - Honzík, Petr - Matoušek, Rudolf
Dynamic reconfiguration in FPGA-based SoC designs. Abstract.
[Dynamická rekonfigurace v SoC návrzích založených na FPGA obvodech. Abstrakt.]
Monterey: ACM, 2005. ISBN 1-59593-029-9. FPGA 2005 - ACM/SIGDA Thirteenth ACM International Symposium on Field-Programmable Gate Arrays. - (Schmidt, H.; Wilton, S.). s. 274
[FPGA 2005 /13./. 20.02.2005-22.02.2005, Monterey]
Grant CEP: GA ČR GA102/04/2137
Grant ostatní: IST FP5(XE) IST-2001-34016
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: dynamic reconfiguration * FPGA * HW/SW codesign
Kód oboru RIV: JC - Počítačový hardware a software

This paper discusses architectural issues arising from the use of dynamic reconfiguration and shows a possible use of dynamic reconfiguration to extend and accelerate a computation performed in system-on-a-chip designs with microprocessors with fixed instruction sets. Further a sample application is discussed that uses a dynamically reconfigurable FPGA to implement different floating-point calculations in hardware, reconfigured as required by the execution of the user code.

Tento text prezentuje architekturu, která podporuje dynamickou rekonfiguraci. Ukazuje její možnosti využití pro rozšíření a akceleraci výpočtů prováděných na SoC návrzích s mikroprocesory v pevné řádové čárce. Dále jsou rozebrány příklady využití dynamické rekonfigurace pro implementaci různých hardwarových koprocesorů implementující operace v pohyblivé řádové čárce, které se rekonfigurují na žádost uživatele. V závěru jsou porovnány platformy pro dynamickou rekonfiguraci dostupné na trhu.
Trvalý link: http://hdl.handle.net/11104/0131382