Počet záznamů: 1
Tuning and implementation of DSP algorithms on FPGA
- 1.0410672 - UTIA-B 20010141 CZ eng K - Konferenční příspěvek (tuzemská konf.)
Líčko, Miroslav - Pohl, Zdeněk - Matoušek, Rudolf - Heřmánek, Antonín
Tuning and implementation of DSP algorithms on FPGA.
Praha: VŠCHT, 2001. ISBN 80-7080-446-7. In: Sborník příspěvků 9.ročníku konference MATLAB 2001. - (Procházka, A.; Uhlíř, J.), s. 226-230
[MATLAB 2001 /9./. Praha (CZ), 11.10.2001]
Grant ostatní: ESPRIT(XE) HSLA 33544
Výzkumný záměr: AV0Z1075907
Kód oboru RIV: JC - Počítačový hardware a software
The article describes an algoritms development process for FPGA. It is shown on the example of the implementation of the QR RLS algorithm. To realise it means to perform operations such multiplication, division and square root.The research indicates, that the logarithmic arithemtic unit can reused for the real data type processing in some cases such a QR RLS algoritm.The developed prototype of logaritmic unit is tested on DSP algorithms using Matlab.
Trvalý link: http://hdl.handle.net/11104/0130760
Počet záznamů: 1