A Novel Emulation Technique that Preserves Circuit Structure and Timing

0089519 - ÚTIA 2008 RIV CZ eng C - Konferenční příspěvek (zahraniční konf.)
Kafka, Leoš
A Novel Emulation Technique that Preserves Circuit Structure and Timing.
[Nová metoda emulace obvodu zachovávající strukturu a časování obvodu.]
Počítačové architektury a diagnostika 2007 Sborník příspěvků. Plzeň: Západočeská universita v Plzni, 2007 - (Vavřička, V.), s. 99-104. ISBN 978-80-7043-605-9.
[Počítačové architektury a diagnostika 2007. Srní (CZ), 17.09.2007-19.09.2007]
Grant CEP: GA AV ČR(CZ) 1QS108040510
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: Fault emulation
Kód oboru RIV: JC - Počítačový hardware a software

This paper presents an emulation technique that allows to preserve structure and optionally timing of an emulated circuit according to a target technology. The technique is compatible with fault injection techniques based on circuit instrumentation or partial runtime reconfiguration, and it allows to emulate timing parameters of the circuit through an introduction of a virtual time. An area and timing overhead due to preserving the circuit structure and parameters of basic delay elements are evaluated by experiments.

Článek popisuje novou metodu emulace obvodů v FPGA, která zachovává strukturu a případně i časování obvodu s ohledem na cílovou technologii. Metoda umožňuje použít obě metody vkládání poruch, a to jak metody založené na modifikaci obvodu, tak metody založené na dynamické rekonfiguraci. K emulaci časových vlastností obvodu se používá virtuální čas. Článek dále obsahuje experimenty, které ověřují základní vlastnosti navrhované metody.
Trvalý link: http://hdl.handle.net/11104/0150707