Částečná dynamická rekonfigurace na FPGA obvodech firmy Xilinx s nástroji ISE a EDK verze 8.2i

0081217 - ÚTIA 2007 RIV CZ cze E - Elektronický dokument
Kohout, Lukáš
Částečná dynamická rekonfigurace na FPGA obvodech firmy Xilinx s nástroji ISE a EDK verze 8.2i.
[Partial Dynamic Reconfiguration in Xilinx FPGA Circuits with ISE 8.2i and EDK 8.2i tools.]
[program]. - Praha: ÚTIA AV ČR, 2007, 35,3 MB
Grant CEP: GA MŠMT(CZ) 1M0567
GRANT EU: European Commission(XE) 027611 - AETHER
Program: FP6
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: FPGA * dynamic reconfiguration
Kód oboru RIV: JC - Počítačový hardware a software

Obsahem tohoto dokumentu je popis aplikace využívající částečné dynamické rekonfigurace na FPGA obvodech firmy Xilinx. Implementován je FIR filtr na ML402 desce firmy Xilinx. Použitými nástroji jsou ISE a EDK ve verzi 8.2i.

This application note describes the use of the partial dynamic reconfiguration in Xilinx FPGA circuits. The FIR filter is implemented in Xilinx ML402 evaluation platform. Used tools are ISE and EDK in 8.2i version.
Trvalý link: http://hdl.handle.net/11104/0145162