Částečná dynamická rekonfigurace na FPGA obvodech firmy XILINX

0079825 - ÚTIA 2007 RIV CZ cze E - Elektronický dokument
Kohout, Lukáš
Částečná dynamická rekonfigurace na FPGA obvodech firmy XILINX.
[Partial Dynamic Reconfiguration in Xilinx FPGA Circuits.]
[program]. - Praha: ÚTIA AV ČR, 2007, 35,4 MB
Grant CEP: GA MŠMT(CZ) 1M0567
GRANT EU: European Commission(XE) 027611 - AETHER; European Commission FP6-IST-027611 - AETHER
Program: FP6
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: FPGA * dynamic reconfiguration * Virtex II
Kód oboru RIV: JC - Počítačový hardware a software

Obsahem tohoto dokumentu je popis aplikace využívající částečné dynamické rekonfigurace na obvodech FPGA firmy Xilinx. Implementován je FIR filtr na ML402 desce firmy Xilinx.

This application note describes the use of the partial dynamic reconfiguration in Xilinx FPGA circuits. The FIR filter is implemented in Xilinx ML402 evaluation platform.
Trvalý link: http://hdl.handle.net/11104/0144373