Reducing Power Consumption of an Embedded DSP Platform through the Clock-Gating Technique

Heřmánek Antonín



Název
Reducing Power Consumption of an Embedded DSP Platform through the Clock-Gating Technique
Autor
lupa Heřmánek Antonín UTIA-B - Ústav teorie informace a automatizace AV ČR, v. v. i.
Spoluautoři
lupa Kuneš Michal UTIA-B - Ústav teorie informace a automatizace AV ČR, v. v. i.
lupa Tichý Milan UTIA-B - Ústav teorie informace a automatizace AV ČR, v. v. i.
Zdroj.dok.
lupa Proceedings of the International Conference on Field Programmable Logic and Applications. S. 336-339. - Piscataway : IEEE, 2010
Vyd.údaje
4 s.
Druh dok.
C
Jazyk dok.
eng
Země vyd.
US
Klíč.slova
FPGA * Clock Gating * Digital design * System on Chip * Multicore Embedded System * Power consumption
URL
http://library.utia.cas.cz/separaty/2010/ZS/kunes-reducing power consumption of an embedded dsp platform through the clock-gating technique.pdf
Databáze
zc - Konferenční příspěvek (zahraniční konference)
URL
http://library.utia.cas.cz/separaty/2010/ZS/kunes-reducing power consumption of an embedded dsp platform through the clock-gating technique.pdf http://library.utia.cas.cz/separaty/2010/ZS/kunes-reducing power consumption of an embedded dsp platform through the clock-gating technique.pdf
Trvalý link
http://hdl.handle.net/11104/0187684