Search results
- 1.0333688 - ÚTIA 2010 RIV CZ eng L - Prototype, f. module
Kadlec, Jiří
Floating Point Accelerator Families bce_fp01_1x1_0_plbw_v1_|10|20|30|_a bce_fp01_1x2_0_plbw_v1_|10|20|30|40|_a for Xilinx Spartan3 DSP 1800 Board and Petalogix Petalinux-v0.40-final.
[Demonstrator akcelertorů s aritmetikou v plovoucí řádové čárce bce_fp01_1x1_0_plbw_v1_1|10|20|30_a a bce_fp01_1x2_0_plbw_v1_1|10|20|30|40_a pro Xilinx Spartan3 DSP 1800 a operační systém petalinux-v0.40-final.]
Internal code: počítačová aplikace ; 2009
Technical parameters: 1 CD + technická zpráva
Economic parameters: Implementace operačního systému
R&D Projects: GA MŠMT(CZ) 1M0567
EU Projects: European Commission(XE) 027611 - AETHER
Program: FP6
Institutional research plan: CEZ:AV0Z10750506
Keywords : Nonvolatile Field Programable Gate Array * Embedded uCLinux * Floating point accelerator
Subject RIV: JC - Computer Hardware ; Software
Permanent Link: http://hdl.handle.net/11104/0178620 - 2.0331484 - ÚTIA 2010 RIV CZ eng L - Prototype, f. module
Kadlec, Jiří
Demonstrator of Floating Point Accelerators bce_fp01_1x1_0_plbw_v1_1|10|20|30_a Kit: Xilinx Spartan-3AN OS: petalinux-v0.40-final.
[Demonstrator akcelertoruů s aritmetikou v plovoucí řádové čárce bce_fp01_1x1_0_plbw_v1_1|10|20|30_a Karta: Xilinx Spartan-3AN operační systém: petalinux-v0.40-final.]
Internal code: bce_fp01_1x1_0_plbw. ; 2009
Technical parameters: Výpočet LMS Filtru 50MFLOPS při spotřebě 5mW/MFLOPS
Economic parameters: Lokalizace vestaveného uCLinux operačního systému petalinux-v.40-final spoku s akceleratorem výpočtů v plovoucí řádové čárce na FPGA 3S700AN s cenou čipu pod 800 Kč/kus
R&D Projects: GA MŠMT 2C06008; GA MŠMT(CZ) 1M0567
Institutional research plan: CEZ:AV0Z10750506
Keywords : Nonvolatile Field Programable Gate Array * Embedded uCLinux * Floating point accelerator
Subject RIV: JC - Computer Hardware ; Software
Permanent Link: http://hdl.handle.net/11104/0176984 - 3.0090730 - ÚTIA 2008 RIV CZ cze L - Prototype, f. module
Kvasnička, M. - Heřmánek, Antonín - Kuneš, Michal
Akcelerátor výpočetu věrohodnostní funkce pro systémy pasivní radiolokace.
[Accelerator for Cross Ambiguity Function for modern Passive Coherent Locator Systems.]
Internal code: CAF ; 2007
Technical parameters: funkční vzorek
Economic parameters: ověřovací funkční vzorek akceleratoru FPGA
R&D Projects: GA MŠMT(CZ) 1M0567
Institutional research plan: CEZ:AV0Z10750506
Keywords : accelerator FPGA * cross ambiguity function * passive coherent location
Subject RIV: JC - Computer Hardware ; Software
Permanent Link: http://hdl.handle.net/11104/0151521 - 4.0090538 - ÚTIA 2008 RIV CZ eng L - Prototype, f. module
Pohl, Zdeněk - Kadlec, Jiří - Tichý, Milan
Adaptive Noise Canceller Demo based on the LS Lattice Filter.
[Adaptivní potlačování šumu pomocí LS Lattice filtru.]
Internal code: ANC LSL Demo ; 2007
Technical parameters: funkční vzorek
Economic parameters: ověřovací funkční vzorek FPGA
R&D Projects: GA MŠMT(CZ) 1M0567
Institutional research plan: CEZ:AV0Z10750506
Keywords : FPGA * noise cancellation * adaptive filter * LS estimation * lattice
Subject RIV: JC - Computer Hardware ; Software
https://zs.utia.cas.cz/index.php?ids=results&id=anclsldemo
Permanent Link: http://hdl.handle.net/11104/0151402