Search results
- 1.0339887 - ÚTIA 2010 RIV CZ eng L - Prototype, f. module
Kuneš, Michal - Heřmánek, Antonín - Tichý, Milan
Reducing Power Measurements of UTIA DSP platform by Cloack-Gating Technique, Report on Experimental Results.
Internal code: záznam výsledku experimentu ; 2009
Technical parameters: technicka dokumentace k experimentu
Economic parameters: snížení spotřeby DSP platformy
R&D Projects: GA MŠMT 7H09005
Institutional research plan: CEZ:AV0Z10750506
Keywords : Reducing Power * UTIA DSP platform * Cloack-Gating Technique * FPGA
Subject RIV: BC - Control Systems Theory
Permanent Link: http://hdl.handle.net/11104/0183279 - 2.0329673 - ÚTIA 2010 RIV IT eng L - Prototype, f. module
Kloub, Jan - Mazanec, Tomáš - Heřmánek, Antonín - Tichý, Milan
DVB-T2 Receiver Prototype: Physical Layer.
[Prototyp přijímače DVB-T2: fyzická vrstva.]
Internal code: DVB-T2 Receiver Prototype ; 2009
Technical parameters: Prototyp přijímače
Economic parameters: Prototyp přijímače
Institutional research plan: CEZ:AV0Z10750506
Keywords : DVB-T * Digital TV * Digital broadcasting
Subject RIV: IN - Informatics, Computer Science
Permanent Link: http://hdl.handle.net/11104/0175644 - 3.0329670 - ÚTIA 2010 RIV IT eng L - Prototype, f. module
Heřmánek, Antonín - Mazanec, Tomáš - Tichý, Milan
DVB-T2 Receiver: Physical Layer Simulator.
[DVB-T2 příjmač: Simulátor fyzické vrstvy.]
Internal code: funkční vzorek, DVB-T2 příjmač ; 2009
Technical parameters: funkční vzorek
Economic parameters: DVB-T2 příjmač
Institutional research plan: CEZ:AV0Z10750506
Keywords : DVB-T * Digital TV * Digital broadcasting
Subject RIV: IN - Informatics, Computer Science
Permanent Link: http://hdl.handle.net/11104/0175641 - 4.0099746 - ÚTIA 2008 RIV CZ eng L - Prototype, f. module
Kloub, Jan - Mazanec, Tomáš - Heřmánek, Antonín
HW Platform for Software Defined Radio.
[HW platforma pro Softwarově Definované Rádio.]
Internal code: softwarová platforma ; 2007
Technical parameters: programová platforma
Economic parameters: softwarová platforma
R&D Projects: GA AV ČR 1ET100750408; GA AV ČR 1ET300750402
Institutional research plan: CEZ:AV0Z10750506
Keywords : Software defined radio * MIMO wireless communication * Vectored DMT
Subject RIV: JA - Electronics ; Optoelectronics, Electrical Engineering
Permanent Link: http://hdl.handle.net/11104/0158266 - 5.0093189 - ÚTIA 2008 RIV CZ cze L - Prototype, f. module
Kloub, Jan - Heřmánek, Antonín
Implementace akcelerátorů pro dekódování konvolučního a Reed-Solomonova zabezpečovacího kódu na obvodech FPGA.
[Implementation of Accelerators for Decoding Reed-Solomon and Convolution error-correcting code on FPGA.]
Internal code: Akcelerátory na obvodech FPGA ; 2007
Technical parameters: 1 cd
Economic parameters: programová impementace akcelerátorů
R&D Projects: GA AV ČR 1ET100750408; GA AV ČR 1ET300750402
Institutional research plan: CEZ:AV0Z10750506
Keywords : FPGA * Reed-Solomon encoder * Reed-Solomon decoder * PicoBlaze processor * Ethernet * Viterbi decoder * FEC * Convolution code * Error-correcting code
Subject RIV: JC - Computer Hardware ; Software
Permanent Link: http://hdl.handle.net/11104/0153297 - 6.0093182 - ÚTIA 2008 RIV CZ cze L - Prototype, f. module
Kloub, Jan - Heřmánek, Antonín
Akcelerátor pro výpočet odezvy ADSL vedení.
[Accelerator for computation ADSL line response.]
Internal code: Akcelerátor výpočtu odezvy ADSL ; 2007
Technical parameters: 1 cd
Economic parameters: programový akcelerator
R&D Projects: GA AV ČR 1ET300750402
Institutional research plan: CEZ:AV0Z10750506
Keywords : FPGA * ADSL * Accelerator * FIR * Ethernet
Subject RIV: JC - Computer Hardware ; Software
Permanent Link: http://hdl.handle.net/11104/0153293 - 7.0090730 - ÚTIA 2008 RIV CZ cze L - Prototype, f. module
Kvasnička, M. - Heřmánek, Antonín - Kuneš, Michal
Akcelerátor výpočetu věrohodnostní funkce pro systémy pasivní radiolokace.
[Accelerator for Cross Ambiguity Function for modern Passive Coherent Locator Systems.]
Internal code: CAF ; 2007
Technical parameters: funkční vzorek
Economic parameters: ověřovací funkční vzorek akceleratoru FPGA
R&D Projects: GA MŠMT(CZ) 1M0567
Institutional research plan: CEZ:AV0Z10750506
Keywords : accelerator FPGA * cross ambiguity function * passive coherent location
Subject RIV: JC - Computer Hardware ; Software
Permanent Link: http://hdl.handle.net/11104/0151521 - 8.0090727 - ÚTIA 2008 RIV CZ cze L - Prototype, f. module
Mazanec, Tomáš - Heřmánek, Antonín
Webová aplikace pro simulaci ADSL přenosu.
[Web application for simution of ADSL transmittion.]
Internal code: Web ADSL ; 2007
Technical parameters: Autorizovany software
Economic parameters: Autorizovany software
R&D Projects: GA AV ČR 1ET300750402
Institutional research plan: CEZ:AV0Z10750506
Keywords : equalization * ADSL
Subject RIV: JC - Computer Hardware ; Software
Permanent Link: http://hdl.handle.net/11104/0151520 - 9.0090722 - ÚTIA 2008 RIV CZ cze L - Prototype, f. module
Mazanec, Tomáš - Heřmánek, Antonín
Matlab ADSL Toolbox ver. 11.
[Matlab ADSL Toolbox ver. 11.]
Internal code: Matlab ADSL Toolbox ver. 11 ; 2007
Technical parameters: Autorsky software
Economic parameters: Autorsky software
R&D Projects: GA AV ČR 1ET300750402
Institutional research plan: CEZ:AV0Z10750506
Keywords : ADSL * Equalization * water-filling * LS estimation
Subject RIV: JC - Computer Hardware ; Software
Permanent Link: http://hdl.handle.net/11104/0151517