Number of the records: 1
Port of Pascal FPGA-logarithmic-unit simulator to Simulink/RTW
- 1.
SYSNO 0410165 Title Port of Pascal FPGA-logarithmic-unit simulator to Simulink/RTW Author(s) Kadlec, Jiří (UTIA-B) RID
Matoušek, Rudolf (UTIA-B)
Vialatte, Christian (UTIA-B)
Coleman, J. N. (GB)Source Title Sborník příspěvků 7. ročníku konference MATLAB '99. s. 84-90 Issue data Praha: VŠCHT, 1999 ISBN 80-7080-354-1 Conference MATLAB '99 /7./, Praha, 03.11.1999 Document Type Konferenční příspěvek (tuzemská konf.) Grant OK 314, CZ - Czech Republic OK 317, CZ - Czech Republic ESPRIT 23544 HSLA, XE - EU countries CEZ 1075907 Language eng Country CZ Permanent Link http://hdl.handle.net/11104/0130257
Number of the records: 1