Number of the records: 1
Port of Pascal FPGA-logarithmic-unit simulator to Simulink/RTW
SYS 0410165 LBL 00000nam^^22^^^^^^^^450 005 20240103182155.2 010 $a 80-7080-354-1 101 0-
$a eng $d eng 102 $a CZ 200 1-
$a Port of Pascal FPGA-logarithmic-unit simulator to Simulink/RTW 210 $a Praha $c VŠCHT $d 1999 215 $a 7 s. 463 -1
$1 200 1 $a Sborník příspěvků 7. ročníku konference MATLAB '99 $v s. 84-90 $1 541 $a Proceedings of the 7th Conference MATLAB '99 $z eng 700 -1
$3 cav_un_auth*0101120 $a Kadlec $b Jiří $p UTIA-B $w Department of Signal Processing $4 070 $T Ústav teorie informace a automatizace AV ČR, v. v. i. 701 -1
$3 cav_un_auth*0101159 $a Matoušek $b Rudolf $p UTIA-B $4 070 $T Ústav teorie informace a automatizace AV ČR, v. v. i. 701 -1
$3 cav_un_auth*0101224 $a Vialatte $b Christian $p UTIA-B $4 070 $T Ústav teorie informace a automatizace AV ČR, v. v. i. 701 -1
$3 cav_un_auth*0212571 $a Coleman $b J. N. $y GB $4 070
Number of the records: 1