Fast Adaptive Filtering Algorithms and their Implementation using Reconfigurable Hardware and Log Arithmetic

0049679 - ÚTIA 2007 CZ eng D - Thesis
Tichý, Milan
Fast Adaptive Filtering Algorithms and their Implementation using Reconfigurable Hardware and Log Arithmetic.
[Rychlé adaptivní­ algoritmy pro filtraci a jejich implementace s využitím rekonfigurovatelného hardware a logaritmické aritmetiky.]
ČVUT FEL. Defended: Praha. 04.12.2006. - Praha: ČTUV, 2006. 195 s.
Institutional research plan: CEZ:AV0Z10750506
Keywords : Digital signal processing * adaptive filter * affine projection * logarithmic arithmetic * reconfigurable hardware * embedded systems * FPGA
Subject RIV: JC - Computer Hardware ; Software

The dissertation thesis deals with implementation of digital adaptive filters in reconfigurable electronic circuits, specifically in Field Programmable Gate Array (FPGA) devices. The work is focused on high-order adaptive filters that have applications for example in adaptive noise suppression systems. The thesis summarizes current approaches, analyzes the proposed solution and compares the achieved results with the state-of-the-art solutions available worldwide.

Disertační práce se zabývá implementací číslicových adaptivních filtrů v rekonfigurovatelných elektronických obvodech, konkrétně v programovatelných hradlových polích (FPGA). Práce se zaměřuje na adaptivní filtry s vysokým řádem, které se používají např. v systémech pro potlačování šumů či echa. Práce shrnuje současné přístupy, analyzuje použité řešení, a výsledky porovnává s ostatními technologiemi dnes používané ve světě.
Permanent Link: http://hdl.handle.net/11104/0139996