Implementace akcelerátorů pro dekódování konvolučního a Reed-Solomonova zabezpečovacího kódu na obvodech FPGA

0093189 - ÚTIA 2008 RIV CZ cze L - Prototype, f. module
Kloub, Jan - Heřmánek, Antonín
Implementace akcelerátorů pro dekódování konvolučního a Reed-Solomonova zabezpečovacího kódu na obvodech FPGA.
[Implementation of Accelerators for Decoding Reed-Solomon and Convolution error-correcting code on FPGA.]
Internal code: Akcelerátory na obvodech FPGA ; 2007
Technical parameters: 1 cd
Economic parameters: programová impementace akcelerátorů
R&D Projects: GA AV ČR 1ET100750408; GA AV ČR 1ET300750402
Institutional research plan: CEZ:AV0Z10750506
Keywords : FPGA * Reed-Solomon encoder * Reed-Solomon decoder * PicoBlaze processor * Ethernet * Viterbi decoder * FEC * Convolution code * Error-correcting code
Subject RIV: JC - Computer Hardware ; Software

Dokument popisuje implementaci akcelerátorů pro dekódování konvolučního a Reed-Solomonova zabezpečovacího kódu na obvodech FPGA a jejich použití v Matlabu.

Document describes implementation of accelerators for decoding Reed-Solomon and convolution error-correcting code on FPGA and using accelerators in Matlab.
Permanent Link: http://hdl.handle.net/11104/0153297