Reconfigurable image processing architecture

0030415 - ÚTIA 2007 RIV EG eng C - Conference Paper (international conference)
Zemčík, P. - Herout, A. - Beran, V. - Fučík, A. - Schier, Jan
Reconfigurable image processing architecture.
[Rekonfigurovatelná architektura pro zpracování obrazu.]
ICGST International Conference on Graphics, Vision and Image Processing. GVIP-05. Káhira: ICGST, 2005, s. 1-6.
[International Conference on Graphics, Vision and Image Processing. Káhira (EG), 19.12.2005-21.12.2005]
R&D Projects: GA AV ČR(CZ) 1ET400750408
Institutional research plan: CEZ:AV0Z10750506
Keywords : image processing * DSP * FPGA * scripting
Subject RIV: JC - Computer Hardware ; Software

The paper presents an image processing architecture based on combo of an FPGA chip and a DSP. The paper introduces the HW architecture of the device and outlines the SW architecture of a configuration system intended for simple field application of the device.

V článku je presentována architektura pro zpracování obrazu, založená na kombinaci programovatelného hradlového pole FPGA a DSP procesoru. V článku je popsána jednak HW architektura zařízení, jednak SW architektura konfiguračního systému, který by měl zjednodušit praktickou aplikaci zařízení.
Permanent Link: http://hdl.handle.net/11104/0120156