Basket

0524715 - ÚJF 2021 CZ eng D - Thesis
Pospíšil, Jan
Reliable FPGA Architecture.
Ústav jaderné fyziky AV ČR, v. v. i. Defended: České vysoké učení technické v Praze, Fakulta informačních technologií. 28.05.2019. - Praha: České vysoké učení technické, 2018. 114 s.
R&D Projects: GA MŠMT LM2015056; GA MŠMT LM2015058
Institutional support: RVO:61389005
Keywords : FPGA * single event upset * simulation * fault model * XDL * RapidSmith
OECD category: Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)
http://hdl.handle.net/10467/82108
Permanent Link: http://hdl.handle.net/11104/0309023