Výsledky vyhledávání
- 1.0333688 - ÚTIA 2010 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří
Floating Point Accelerator Families bce_fp01_1x1_0_plbw_v1_|10|20|30|_a bce_fp01_1x2_0_plbw_v1_|10|20|30|40|_a for Xilinx Spartan3 DSP 1800 Board and Petalogix Petalinux-v0.40-final.
[Demonstrator akcelertorů s aritmetikou v plovoucí řádové čárce bce_fp01_1x1_0_plbw_v1_1|10|20|30_a a bce_fp01_1x2_0_plbw_v1_1|10|20|30|40_a pro Xilinx Spartan3 DSP 1800 a operační systém petalinux-v0.40-final.]
Interní kód: počítačová aplikace ; 2009
Technické parametry: 1 CD + technická zpráva
Ekonomické parametry: Implementace operačního systému
Grant CEP: GA MŠMT(CZ) 1M0567
GRANT EU: European Commission(XE) 027611 - AETHER
Program: FP6
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: Nonvolatile Field Programable Gate Array * Embedded uCLinux * Floating point accelerator
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0178620 - 2.0331484 - ÚTIA 2010 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří
Demonstrator of Floating Point Accelerators bce_fp01_1x1_0_plbw_v1_1|10|20|30_a Kit: Xilinx Spartan-3AN OS: petalinux-v0.40-final.
[Demonstrator akcelertoruů s aritmetikou v plovoucí řádové čárce bce_fp01_1x1_0_plbw_v1_1|10|20|30_a Karta: Xilinx Spartan-3AN operační systém: petalinux-v0.40-final.]
Interní kód: bce_fp01_1x1_0_plbw. ; 2009
Technické parametry: Výpočet LMS Filtru 50MFLOPS při spotřebě 5mW/MFLOPS
Ekonomické parametry: Lokalizace vestaveného uCLinux operačního systému petalinux-v.40-final spoku s akceleratorem výpočtů v plovoucí řádové čárce na FPGA 3S700AN s cenou čipu pod 800 Kč/kus
Grant CEP: GA MŠMT 2C06008; GA MŠMT(CZ) 1M0567
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: Nonvolatile Field Programable Gate Array * Embedded uCLinux * Floating point accelerator
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0176984 - 3.0090730 - ÚTIA 2008 RIV CZ cze L - Prototyp, funkční vzorek
Kvasnička, M. - Heřmánek, Antonín - Kuneš, Michal
Akcelerátor výpočetu věrohodnostní funkce pro systémy pasivní radiolokace.
[Accelerator for Cross Ambiguity Function for modern Passive Coherent Locator Systems.]
Interní kód: CAF ; 2007
Technické parametry: funkční vzorek
Ekonomické parametry: ověřovací funkční vzorek akceleratoru FPGA
Grant CEP: GA MŠMT(CZ) 1M0567
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: accelerator FPGA * cross ambiguity function * passive coherent location
Kód oboru RIV: JC - Počítačový hardware a software
Trvalý link: http://hdl.handle.net/11104/0151521 - 4.0090538 - ÚTIA 2008 RIV CZ eng L - Prototyp, funkční vzorek
Pohl, Zdeněk - Kadlec, Jiří - Tichý, Milan
Adaptive Noise Canceller Demo based on the LS Lattice Filter.
[Adaptivní potlačování šumu pomocí LS Lattice filtru.]
Interní kód: ANC LSL Demo ; 2007
Technické parametry: funkční vzorek
Ekonomické parametry: ověřovací funkční vzorek FPGA
Grant CEP: GA MŠMT(CZ) 1M0567
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: FPGA * noise cancellation * adaptive filter * LS estimation * lattice
Kód oboru RIV: JC - Počítačový hardware a software
Web výsledku:
https://zs.utia.cas.cz/index.php?ids=results&id=anclsldemo
Trvalý link: http://hdl.handle.net/11104/0151402