Výsledky vyhledávání

  1. 1.
    0411001 - UTIA-B 20020215 CZ eng V - Výzkumná zpráva
    Líčko, Miroslav - Schier, Jan - Pohl, Zdeněk - Kadlec, Jiří - Tichý, Milan - Matoušek, Rudolf - Heřmánek, Antonín
    Logarithmic Arithmetic for Real Data Types and Support for MATLAB/SIMULINK Based Rapid-FPGA-Prototyping.
    Praha: ÚTIA AV ČR, 2002. 7 s. Research Report, 2069.
    Grant CEP: GA MŠk LN00B096
    Výzkumný záměr: CEZ:AV0Z1075907
    Klíčová slova: rapid prototyping for FPGA * MATLAB/Simulink
    Kód oboru RIV: JC - Počítačový hardware a software
    Trvalý link: http://hdl.handle.net/11104/0131088
     
     
  2. 2.
    0410739 - UTIA-B 20010208 CZ eng V - Výzkumná zpráva
    Kadlec, Jiří - Albu, F. - Softley, Ch. - Matoušek, Rudolf - Heřmánek, Antonín
    RLS Lattice for Virtex FPGA using 32-bit and 20-bit Logarithmic Arithmetic.
    Praha: ÚTIA AV ČR, 2001. 11 s. Research Report, 2036.
    Grant CEP: GA MŠk LN00B096
    Grant ostatní: ESPRIT(XE) HSLA 33544
    Výzkumný záměr: AV0Z1075907
    Klíčová slova: digital signal processing * logaritmic arithmetic * embedded compilation
    Kód oboru RIV: JC - Počítačový hardware a software
    Trvalý link: http://hdl.handle.net/11104/0130827
     
     
  3. 3.
    0410738 - UTIA-B 20010207 CZ eng V - Výzkumná zpráva
    Kadlec, Jiří - Heřmánek, Antonín - Softley, Ch. - Matoušek, Rudolf - Líčko, Miroslav
    32-bit Logarithmic ALU for Handel-C 2.1 and Celoxica DK1.
    Praha: ÚTIA AV ČR, 2001. 12 s. Research Report, 2037.
    Grant CEP: GA MŠk LN00B096
    Grant ostatní: ESPRIT(XE) HSLA 33544
    Výzkumný záměr: AV0Z1075907
    Klíčová slova: field programmable logarithmic array * digital signal processing
    Kód oboru RIV: JC - Počítačový hardware a software
    Trvalý link: http://hdl.handle.net/11104/0130826
     
     
  4. 4.
    0410737 - UTIA-B 20010206 CZ eng V - Výzkumná zpráva
    Heřmánek, Antonín - Kadlec, Jiří - Matoušek, Rudolf - Líčko, Miroslav - Softley, Ch.
    Pipelined Logarithmic 32bit ALU for Celoxica DK1.
    Praha: ÚTIA AV ČR, 2001. 11 s. Research Report, 2034.
    Grant CEP: GA MŠk LN00B096
    Grant ostatní: ESPRIT(XE) HSLA 33544
    Výzkumný záměr: AV0Z1075907
    Klíčová slova: FPGA * embedded computer * hardware compilation
    Kód oboru RIV: JC - Počítačový hardware a software
    Trvalý link: http://hdl.handle.net/11104/0130825
     
     
  5. 5.
    0410736 - UTIA-B 20010205 CZ eng V - Výzkumná zpráva
    Coleman, J. N. - Kadlec, Jiří - Matoušek, Rudolf - Pohl, Zdeněk - Heřmánek, Antonín
    The European Logarithmic Microprocessor - a QRD RLS Applications.
    Praha: ÚTIA AV ČR, 2001. 9 s. Research Report, 2038.
    Grant CEP: GA MŠk LN00B096
    Grant ostatní: ESPRIT(XE) HSLA 33544
    Výzkumný záměr: AV0Z1075907
    Klíčová slova: logarithmic number system * digital signal processing
    Kód oboru RIV: JC - Počítačový hardware a software
    Trvalý link: http://hdl.handle.net/11104/0130824
     
     
  6. 6.
    0410735 - UTIA-B 20010204 CZ eng V - Výzkumná zpráva
    Albu, F. - Kadlec, Jiří - Matoušek, Rudolf - Heřmánek, Antonín - Coleman, J. N.
    A Comparison of FPGA Implementation of the A Priori Error-Feedback LSL Algorithm using Logarithmic Arithmetic.
    Praha: ÚTIA AV ČR, 2001. 5 s. Research Report, 2035.
    Grant CEP: GA MŠk LN00B096
    Grant ostatní: ESPRIT(XE) HSLA 33544
    Výzkumný záměr: AV0Z1075907
    Klíčová slova: LSL Algorithm * FPGA * digital signal processing
    Kód oboru RIV: JC - Počítačový hardware a software
    Trvalý link: http://hdl.handle.net/11104/0130823
     
     
  7. 7.
    0410729 - UTIA-B 20010198 CZ eng V - Výzkumná zpráva
    Albu, F. - Kadlec, Jiří - Softley, Ch. - Matoušek, Rudolf - Heřmánek, Antonín
    Implementation of Normalized RLS Lattice on Virtex.
    Praha: ÚTIA AV ČR, 2001. 10 s. Research Report, 2040.
    Grant CEP: GA MŠk LN00B096
    Grant ostatní: ESPRIT(XE) HSLA 33544
    Výzkumný záměr: AV0Z1075907
    Klíčová slova: digital signal processing * FPGA * floating point
    Kód oboru RIV: JC - Počítačový hardware a software
    Trvalý link: http://hdl.handle.net/11104/0130817
     
     
  8. 8.
    0410717 - UTIA-B 20010186 CZ eng V - Výzkumná zpráva
    Schier, Jan - Kadlec, Jiří - Moonen, M.
    Implementing Advanced Equalization Algorithms using Simulink with Embedded Alpha AXP Coprocessor.
    Praha: ÚTIA AV ČR, 2001. 4 s. Research Report, 2013.
    Výzkumný záměr: AV0Z1075907
    Kód oboru RIV: BD - Teorie informace
    Trvalý link: http://hdl.handle.net/11104/0130805
     
     
  9. 9.
    0410661 - UTIA-B 20010130 CZ eng V - Výzkumná zpráva
    Kadlec, Jiří - Coleman, J. N.
    Extended Precision LNS Arithmetic.
    Praha: ÚTIA AV ČR, 2001. 15 s. Research Report, 2008.
    Grant ostatní: ESPRIT(XE) HSLA 33544
    Výzkumný záměr: AV0Z1075907
    Kód oboru RIV: JC - Počítačový hardware a software
    Trvalý link: http://hdl.handle.net/11104/0130749
     
     
  10. 10.
    0410660 - UTIA-B 20010129 CZ eng V - Výzkumná zpráva
    Kadlec, Jiří - Matoušek, Rudolf - Líčko, Miroslav
    FPGA Implementation of Logarithmic Unit Core.
    Praha: ÚTIA AV ČR, 2001. 8 s. Research Report, 2007.
    Grant ostatní: ESPRIT(XE) HSLA 33544
    Výzkumný záměr: AV0Z1075907
    Kód oboru RIV: JC - Počítačový hardware a software
    Trvalý link: http://hdl.handle.net/11104/0130748