Vytisknout
0434753 - ÚTIA 2015 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří - Pohl, Zdeněk
Asymmetric Multiprocessing on ZYNQ ZC702 board with EdkDSP Accelerators for Xilinx Vivado 2013.4 Design Flow.
Interní kód: EdkDSP_Vivado_2013_4_EMC2_ZC702 ; 2014
Technické parametry: Demonstrátor dovolující ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce navržených v prostředí Vivado 2013.4 na prototypové desce ZC702.
Ekonomické parametry: ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce navržených v prostředí Vivado 2013.4 na prototypové desce ZC702
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: floating-point accelerator * Vivado design flow * symmetrical multiprocessing * ZYNQ Processing System
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=Utia_EdkDSP_Vivado_2013_4_EMC2
Trvalý link: http://hdl.handle.net/11104/0239361
Kadlec, Jiří - Pohl, Zdeněk
Asymmetric Multiprocessing on ZYNQ ZC702 board with EdkDSP Accelerators for Xilinx Vivado 2013.4 Design Flow.
Interní kód: EdkDSP_Vivado_2013_4_EMC2_ZC702 ; 2014
Technické parametry: Demonstrátor dovolující ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce navržených v prostředí Vivado 2013.4 na prototypové desce ZC702.
Ekonomické parametry: ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce navržených v prostředí Vivado 2013.4 na prototypové desce ZC702
Grant CEP: GA MŠMT(BE) 7H14005
Klíčová slova: floating-point accelerator * Vivado design flow * symmetrical multiprocessing * ZYNQ Processing System
Kód oboru RIV: JC - Počítačový hardware a software
http://sp.utia.cz/index.php?ids=results&id=Utia_EdkDSP_Vivado_2013_4_EMC2
Trvalý link: http://hdl.handle.net/11104/0239361