Počet záznamů: 1  

Reducing Power Consumption of an Embedded DSP Platform through the Clock-Gating Technique

  1. 1.
    SYSNO ASEP0346745
    Druh ASEPC - Konferenční příspěvek (mezinárodní konf.)
    Zařazení RIVD - Článek ve sborníku
    NázevReducing Power Consumption of an Embedded DSP Platform through the Clock-Gating Technique
    Tvůrce(i) Heřmánek, Antonín (UTIA-B)
    Kuneš, Michal (UTIA-B) RID
    Tichý, Milan (UTIA-B)
    Zdroj.dok.Proceedings of the International Conference on Field Programmable Logic and Applications. - Piscataway : IEEE, 2010 - ISBN 978-0-7695-4179-2
    Rozsah strans. 336-339
    Poč.str.4 s.
    Akce20th International Conference on Field Programmable Logic and Applications
    Datum konání31.08.2010-02.09.2010
    Místo konáníMilano
    ZeměIT - Itálie
    Typ akceWRD
    Jazyk dok.eng - angličtina
    Země vyd.US - Spojené státy americké
    Klíč. slovaFPGA ; Clock Gating ; Digital design ; System on Chip ; Multicore Embedded System ; Power consumption
    Vědní obor RIVJA - Elektronika a optoelektronika, elektrotechnika
    CEP7H09005 GA MŠMT - Ministerstvo školství, mládeže a tělovýchovy
    CEZAV0Z10750506 - UTIA-B (2005-2011)
    AnotaceThe paper describes application of the clock-gating techniques, often used in ASIC designs, to the field of FPGAbased systems. The clock-gating techniques are used to reduce the total power of the system. To achieve this, we reduce clock power consumption of the system by switching-off the clock signal for the parts of system that are not used. The system presented in this paper is based on the main processor, extended with several reconfigurable accelerators. These accelerators extend the processor capabilities by several vector operations and can be reprogrammed in run-time. Clock gating, in our design, is used to switch the accelerators off when not used. As the accelerators can represent a major part of the system size, switching them off can significantly reduce the power consumption. We also propose the method for estimation of the reduction of power consumption that can be achieved using the clock-gating technique.
    PracovištěÚstav teorie informace a automatizace
    KontaktMarkéta Votavová, votavova@utia.cas.cz, Tel.: 266 052 201.
    Rok sběru2011
Počet záznamů: 1  

  Tyto stránky využívají soubory cookies, které usnadňují jejich prohlížení. Další informace o tom jak používáme cookies.