Počet záznamů: 1
Instruction Set Extensions for Multi-Threading in LEON3
- 1.
SYSNO ASEP 0342262 Druh ASEP C - Konferenční příspěvek (mezinárodní konf.) Zařazení RIV D - Článek ve sborníku Název Instruction Set Extensions for Multi-Threading in LEON3 Tvůrce(i) Daněk, Martin (UTIA-B)
Kafka, Leoš (UTIA-B)
Kohout, Lukáš (UTIA-B) RID
Sýkora, Jaroslav (UTIA-B)Zdroj.dok. Proceedings of the13th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems. - Los Alamitos : IEEE, 2010 - ISBN 978-1-4244-6610-8 Rozsah stran s. 237-242 Poč.str. 6 s. Forma vydání www - www Akce DDECS 2010 : 13th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems Datum konání 14.04.2010-16.04.2010 Místo konání Vídeň Země AT - Rakousko Typ akce WRD Jazyk dok. eng - angličtina Země vyd. US - Spojené státy americké Klíč. slova multithreading ; instruction set extensions ; microthreading ; LEON3 ; SPARC ; FPGA Vědní obor RIV JC - Počítačový hardware a software CEP 7E08013 GA MŠMT - Ministerstvo školství, mládeže a tělovýchovy CEZ AV0Z10750506 - UTIA-B (2005-2011) Anotace This paper describes instruction set extensions for a variant of multi-threading called micro-threading for the LEON3 SPARCv8 processor. We show an architecture of the developed processor and its key blocks - cache controller, register file, thread scheduler. The processor has been implemented in a Xilinx Virtex2Pro FPGA. The extensions are evaluated in terms of extra resources needed, and the overall performance of the developed processor is evaluated on a simple DSP computation typical for embedded systems. Pracoviště Ústav teorie informace a automatizace Kontakt Markéta Votavová, votavova@utia.cas.cz, Tel.: 266 052 201. Rok sběru 2011
Počet záznamů: 1