Počet záznamů: 1
Phase locked loops (PPL) design
- 1.
SYSNO 0303672 Název Phase locked loops (PPL) design Tvůrce(i) Kroupa, Věnceslav František (URE-Y)
Štursa, Jarmil (URE-Y)Zdroj.dok. Aplikovaná elektronika'2000. Sborník referátů mezinárodní konference. s. 99-102 / Pinker J. Vyd. údaje Plzeň: Vydavatelství Západočeské univerzity, 2000 ISBN 80-7082-650-9 Konference Aplikovaná elektronika'2000, Plzeň, 06.09.2000-07.09.2000 Druh dok. Konferenční příspěvek (zahraniční konf.) Grant GA102/00/0958 GA ČR - Grantová agentura ČR CEZ AV0Z2067918 - URE-Y Jazyk dok. eng Země vyd. CZ Klíč.slova phase locked loops * frequency synthesizers * Bode diagrams Trvalý link http://hdl.handle.net/11104/0113859
Počet záznamů: 1