Floating Point Accelerator Families bce_fp01_1x1_0_plbw_v1_|10|20|30|_a bce_fp01_1x2_0_plbw_v1_|10|20|30|40|_a for Xilinx Spartan3 DSP 1800 Board and Petalogix Petalinux-v0.40-final

0333688 - ÚTIA 2010 RIV CZ eng L - Prototyp, funkční vzorek
Kadlec, Jiří
Floating Point Accelerator Families bce_fp01_1x1_0_plbw_v1_|10|20|30|_a bce_fp01_1x2_0_plbw_v1_|10|20|30|40|_a for Xilinx Spartan3 DSP 1800 Board and Petalogix Petalinux-v0.40-final.
[Demonstrator akcelertorů s aritmetikou v plovoucí řádové čárce bce_fp01_1x1_0_plbw_v1_1|10|20|30_a a bce_fp01_1x2_0_plbw_v1_1|10|20|30|40_a pro Xilinx Spartan3 DSP 1800 a operační systém petalinux-v0.40-final.]
Interní kód: počítačová aplikace ; 2009
Technické parametry: 1 CD + technická zpráva
Ekonomické parametry: Implementace operačního systému
Grant CEP: GA MŠk(CZ) 1M0567
GRANT EU: European Commission(XE) 027611 - AETHER
Program: FP6
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: Nonvolatile Field Programable Gate Array * Embedded uCLinux * Floating point accelerator
Kód oboru RIV: JC - Počítačový hardware a software

This application note describes parameters and use of an HW demonstrator, designed to demonstrate two floating point accelerator families designed in UTIA. Pre-installed system demonstrates use of four instances of bce_fp01_1x2_|0|1|2|3|_plbw_v1_40_a accelerator on PLB_v46 bus of the Xilinx MicroBlaze soft-core processor on Spartan 3a_dsp FPGA.

Demonstrátor dokladuje parametry a použití dvou rodin akcelerátorů výpočtu v plovoucí řádové čárce na obvodu FPGA 3SD1800a.
Trvalý link: http://hdl.handle.net/11104/0178620