0026140 - ÚTIA 2006 RIV CZ eng C - Konferenční příspěvek (zahraniční konf.)
Schier, Jan - Kovář, Bohumil - Zemčík, P. - Herout, A. - Beran, V.
Reconfigurable image processing architecture with simulink prototyping support.
[Rekonfigurovatelná architektura pro zpracování obrazu s podporou rychlého modelování v Simulinku.]
Technical Computing Prague 2005. 13th Annual Conference Proceeding. Praha: VŠCHT, 2005 - (Moler, C.; Procházka, A.; Walden, B.), s. 1-4. ISBN 80-7080-577-3.
[MATLAB 05. Annual Conference of Technical Computing Prague 2005 /13./. Praha (CZ), 15.11.2005]
Grant CEP: GA AV ČR(CZ) 1ET400750408
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: embedded image processing * FPGA * DSP
Kód oboru RIV: JC - Počítačový hardware a software

A novel concept of an embedded image processing architecture is presented in the paper. This architecture is based on an interconnection of a programmable logical chip with a digital signal processor. Both these devices have characteristic that complement well each other for broad-class of data-intensive image-and video-processing tasks. For efficient utilization of such device, a multi-level configuration system is needed. The paper describes both the HW and SW architecture of the system.

Článek pojednává o inovativní architektuře pro zpracování obrazu, založené na propojení programovatelného logického obvodu se dignálovým procesorem. Obě tato zařízení se vzájemně doplňují svými charakteristikami, a jejich kombinace je výhodná pro řadu datově intenzivních úloh zpracování obrazu a videa. Pro efektivní využití takovéhoto zařízení je třeba vyvinout víceúrovňový konfigurační systém. V článku je popsána jak jeho hardwarová, tak softwarová architektura.
Trvalý link: http://hdl.handle.net/11104/0116433